


一.串行传送



见:[[7.2 总线的概述——分类]]

1.1 同步串行

并行传送

串行传送


并串行传送

分时传送

同步串行通信

SPI时序模式	时钟空闲电平	数据输入（采样）边沿	数据输出（切换）边沿
0	低	上升沿	下降沿
1	低	下降沿	上升沿
2	高	下降沿	上升沿
3	高	上升沿	下降沿

【举例】SPI总线时序（模式0）



- 收发双方在统一的时钟信号的控制下协调发送/接收

为了兼容不同芯片对时钟空闲时的电平（高或低）和一个时钟周期内采样与发送的动作顺序（先采样还是先发送）的两种不同设计要求，2×2的组合便产生了四种模式。



能画出SPI时序模式1~3各自的时序图吗?

注

并行传送

串行传送

并串行传送

分时传送

同步串行通信

应用组件	应用组件的作用	说　明	与CPU/芯片组之间的通信
BIOS/UEFI固件芯片（NOR Flash）	存储与启动	存储计算机开机必备的系统固件。	SPI总线
可信平台模块	硬件安全	提供加密和密钥存储的TPM安全芯片。	
超级I/O芯片	管理传统接口	集中管理串口、并口、键盘、鼠标等低速接口的管理芯片。	
温度/电压传感器	系统监控监测	遍布主板，实时监测CPU、GPU等关键部件的温度和供电电压。	I²C总线
内存SPD芯片（EEPROM）	存储内存配置	存储内存条的时序、容量等参数。	
风扇控制器	智能散热管理	根据传感器数据，动态调节各风扇转速。	

同步串行的问题

总线上信息的传送方式

并行传送

串行传送


并串行传送

分时传送

同步串行通信

- 单独使用一条线传输时钟信号，这在简单场景中工作良好。
- 随着系统复杂度增加（如设备增多、距离变远），时钟信号线可能导致**布线繁琐、信号延迟不一致、电磁干扰敏感**等问题。

【举例】SPI总线时序（模式0）





能否省去这条时钟线，同时还能保持可靠的同步呢？

- 收发双方在统一的时钟信号的控制下协调发送/接收

将时钟信号编码到数据流本身中，而不是通过单独的物理线路传输，这就是所谓的**自同步**。

高速串行

总线上信息的传送方式

并行传送

串行传送

并串行传送

分时传送

同步串行通信

- **高速串行通信**一般都采用自同步方式，当传送多个连续“1”（如长时间高电平）或多个连续“0”（如长时间低电平）时，会产生**直流平衡问题**，也就是由于比特1和比特0分布不均导致信号基线漂移及接收方时钟同步丢失，从而引发数据解调错误的现象。
- 在高速串行通信中，**编码的核心目标**是：
  - 保证时钟恢复（足够的跳变）。
  - 维持直流平衡（所传输的“1”和“0”的数量基本保持一致）。
  - 确保以上两点的情况下，传输开销不能太大（编码效率要高）。

若干编码方式的对比

总线上信息的传送方式

并行传送

串行传送

并串行传送

分时传送

对比维度	8b/10b 编码	64b/66b 编码	128b/130b 编码
实现机制	固定码表映射	加扰 + 同步头	加扰 + 同步头
如何限制连续位	通过码表设计，确保每个 10bit 符号内部及符号连接处最大连续相同比特不超过 5 位。	使用伪随机加扰器。通过多项式运算将数据逻辑随机化，使长连 0/1 在概率上极难出现。	同样使用加扰器。数据块越长，加扰后的统计学分布越均匀，更难出现长连电平。
直流平衡手段	运行不平衡度：每个数据有两个映射版本（1多或0多），发送端根据电平积压情况动态切换。	统计平衡：加扰后的比特流中 0 和 1 的比例在宏观上趋近于 50%，实现自然的直流平衡。	统计平衡：利用自同步加扰算法，确保长数据块在传输过程中电平分布长期均衡。
物理层开销	25% (每 8bit 原始数据需传输 10bit)	约 3.125% (每 64bit 原始数据需传输 66bit)	约 1.56% (每 128bit 原始数据需传输 130bit)
编码效率（传输效率）	80%	96.875%	98.46%
边界同步方式	特定控制字符 (Comma)：如 K28.5，具有唯一的电平特征，用于接收端识别字节边界。	2位同步头：固定为 01 (数据) 或 10 (控制)，不参与加扰，便于快速锁定。	2位同步头：机制同64b/66b，但在物理层逻辑上针对更高速率进行了优化。
典型应用	PCIe 1.0/2.0, USB 3.0, SATA	10G/40G 以太网, USB 3.1/3.2	PCIe 3.0 及以上, USB4

若干总线标准的对比

总线上信息的传送方式

并行传送

串行传送

并串行传送

分时传送

总线标准	同步方式	总线宽度 (位)	传输方向	总线时钟频率 (参考)	编码效率	总线带宽 (单向)
PCIe 1.0	自同步 时钟信号编码在数据流中	1	全双工	2.5 GHz	8bit/10bit	250 MB/s
PCIe 4.0 x16		1 × 16（通道）	全双工	16 GHz	128bit/130bit	31.5 GB/s
IEEE1394b		1	半双工	4 GHz	8bit/10bit	400 MB/s
USB 3.0		1	半双工	5 GHz	8bit/10bit	500 MB/s
SATA-3		1	半双工	6 GHz	8bit/10bit	600 MB/s
SPI (高速模式)	同步 单独一条时钟线传输时钟信号	1	全双工	50 MHz	无	6.25 MB/s
I2C (快速模式)		1	半双工	400 kHz	无 未考虑： ● 起始/停止位 ● 应答位 ● 地址位与读写位	50 KB/s
I2C (高速模式)		1	半双工	3.4 MHz		425 KB/s

二. 并串行传送

总线上信息的传送方式

并行传送

串行传送


并串行传送

分时传送

异步串行通信

帧间异步：帧的起始时刻是随机的、没有全局时钟控制，仅由起始位造成的下降沿来表示。

【举例】



- 帧的构成：
  - 起始位：1位，低电平表示
  - 数据位：5~8位
  - 校验位：可选，1位奇/偶校验位
  - 停止位：1位，高电平表示


◆ 接收方对帧的识别以及帧中数据的采样：

- ✓ 数据线空闲时，维持高电平
- ✓ 检测到下降沿时进行定时采样，在每个位的中间时刻采样。
- ✓ 每个帧的长度相同

- **每个帧都独立重新同步**，因此收发双方的定时误差不会在帧与帧之间累积。
- 由于**单个帧的长度很短**（通常为10-12位），在合理的时钟误差范围内，帧内采样点的偏移累积不会造成接收错误。
- 常见的RS-232-C和RS-485串行总线均采用异步串行通信。

帧内同步：在一个帧内部，各位的边界由接收方在检测到起始沿后建立的本地时钟决定，各位的时长相同。

三. 分时传送



- 地址线/数据线复用，减少信号线数量。
- 分时传送地址和数据。

- 集中式仲裁中的计数器定时查询方式，是最典型的分时传送。